Integrated digital MOS semiconductor circuit
Abstract
Abstract Translated from German Für integrierte Digitalschaltungen mit redundanten Schaltungsteilen, insbesondere für Halbleiterspeicher mit redundanten Zeilen und Spalten, ist es nach dem Einsatz der Redundanz erwünscht, den Baustein von solchen Bausteinen unterscheiden zu können, bei denen ein solcher Einsatz noch nicht erfolgt ist. Hierzu dient die Erfindung, indem sie ermöglicht, über denselben Signaleingang (A) sowohl die für den Normalbetrieb dienenden Signale als auch Signale für den Testbetrieb in die Schaltung einzugeben, wobei sich die Testsignale von den anderen Signalen durch einen überhöhten Signalpegel unterscheiden. Die erfindungsgemäße Schaltung hat einen durch Auftrennen einer leitenden Verbindung (FL) zu aktivierenden Schaltungsteil, der dann die auf den Eingang gegebenen Signale aufgrund ihrer Pegel voneinander unterscheidet und aufgrund von Signalen mit überhöhtem Pegel sekundäre Signale (0 R ) erzeugt, die dann zur Steuerung für den Testbetrieb vorgesehen sind. For integrated digital circuits with redundant circuit parts, in particular for semiconductor memories with redundant rows and columns, after the use of the redundancy, it is desirable to be able to distinguish the component from components which have not yet been used. The invention serves this purpose by making it possible to input the signals for normal operation as well as signals for test operation into the circuit via the same signal input (A), the test signals differing from the other signals by an excessive signal level. The circuit according to the invention has a circuit part to be activated by disconnecting a conductive connection (FL), which then differentiates the signals given to the input from one another on the basis of their levels and generates secondary signals (0 R ) on the basis of signals with an excessively high level, which are then used to control the test operation are provided.
Inventors
- 👤 Willibald Dipl.-Ing. Meyer
- 👤 Jürgen Warwersig
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.