Multiprocessor data processing system with a reconfigurable active bus

Abstract

Abstract Translated from French L'invention concerne un système de traitement de données multiprocesseur à bus actif reconfigurable. Le système comprend au moins deux modules interconnectables (10A, 10B). Un module comprend une unité de traitement de données (20A), une unité de mémorisation (30A) et un socle (40A) partageant un bus système (50A). Le socle (40A) comprend un premier moyen interface d'entrée/sortie (41A) relié au bus système (50A), des seconds moyens interface d'entrée/sortie (42A, 44A) reliés à un bus d'interconnexion de modules (60) pour relier au moins deux modules adjacents (10A, 10B), des moyens de synthèse d'une pluralité de cicuits opératoires (43A) et des moyens de création et de commutation de chemins de données (43A). Le socle (40A) utilise la technologie des tableaux de cellules logiques (LCA). L'invention trouve notamment une application dans les systèmes de traitement de données multiprocesseurs fonctionnant en parallèle. <IMAGE> The invention relates to a multiprocessor data processing system with a reconfigurable active bus. The system includes at least two interconnectable modules (10A, 10B). A module includes a data processing unit (20A), a storage unit (30A) and a base (40A) sharing a system bus (50A). The base (40A) comprises a first input / output interface means (41A) connected to the system bus (50A), second input / output interface means (42A, 44A) connected to a module interconnection bus ( 60) for connecting at least two adjacent modules (10A, 10B), means for synthesizing a plurality of operating cicuits (43A) and means for creating and switching data paths (43A). The base (40A) uses logic cell array (LCA) technology. The invention finds particular application in multiprocessor data processing systems operating in parallel. <IMAGE>

Inventors

• 👤 Bernard Pottier

Bibliographic Details