Clock cycle detection circuit

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】周期粗調整をあらかじめ行うことで、位相調 整、逓倍回路などの動作範囲を広くとることを可能とす るクロック周期検知回路の提供。 【解決手段】少しずつ遅延時間の異なる複数の遅延検知 回路２を入力クロック信号１に対して並列配置し、クロ ック信号１を複数の遅延検知回路２中を通過させて、ク ロック信号が通過した遅延検知回路と、通過しない遅延 検知回路とを識別する信号により、短い周期で粗く、ク ロック周期を検知するようにしたものである。 (57) [Problem] To provide a clock cycle detection circuit capable of widening an operation range of a phase adjustment, a multiplication circuit, and the like by performing coarse cycle adjustment in advance. A plurality of delay detection circuits each having a slightly different delay time are arranged in parallel with an input clock signal, and the clock signal is passed through the plurality of delay detection circuits to delay the clock signal. A signal for identifying a detection circuit and a delay detection circuit that does not pass the signal is used to roughly detect the clock cycle in a short cycle.

Inventors

• 👤 Takanori Saeki
• 👤 貴範 佐伯

Bibliographic Details