← Back to Patent Explorer
JPH06282992A Expired / Lapsed JP ⏱️ 0.0 years remaining

Nonvolatile semiconductor memory device

Assignee: Nippon Steel Corp
•
Filing: 1993-03-25
•
Granted: —
•
Expires: 2013-03-25
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】 メモリの大容量化並びにデータの信頼性向上 を実現し得る不揮発性半導体記憶装置を提供する。 【構成】 EEPROMに対してプログラム時に2つ以 上のデータを入力し、2つ以上のデータの組み合わせに 応じて4値以上のプログラム高電圧を作り出し、4値以 上の閾値をメモリセルに記憶させ、2ビット以上の情報 を記憶させるものとする。また、4値以上の閾値を持つ メモリセルから2ビット以上の情報を検出するために、 複数の閾値を有する3個以上のリファレンスメモリセル を設け、選択したメモリセルと複数のリファレンスメモ リセルとの比較を行うプログラム回路とセンス回路とを 設ける。さらに、メモリセルに2ビット以上の情報を記 憶させる半導体記憶装置に、データと共にパリティビッ トを記憶させる方法を持たせるものとする。加えて、メ モリセルに記憶させるときの閾値電圧と入出力情報との 対応を、1つ上または1つ下の閾値電圧に移るときに入 出力情報が1ビットしか変化しないように対応付けを行 うものとする。 (57) [Summary] [Object] To provide a non-volatile semiconductor memory device capable of increasing the capacity of a memory and improving the reliability of data. [Configuration] Two or more data are input to the EEPROM during programming, a program high voltage of four values or more is created according to a combination of two or more data, and a threshold value of four values or more is stored in a memory cell, Information of 2 bits or more shall be stored. In addition, in order to detect information of 2 bits or more from a memory cell having a threshold value of 4 or more, Three or more reference memory cells having a plurality of threshold values are provided, and a program circuit and a sense circuit for comparing the selected memory cell with the plurality of reference memory cells are provided. Further, a semiconductor memory device that stores information of 2 bits or more in a memory cell is provided with a method of storing a parity bit together with data. In addition, the correspondence between the threshold voltage when storing in the memory cell and the input / output information is made such that the input / output information changes by only one bit when the threshold voltage is moved up or down by one. I shall.

Inventors

  • 👤 Kikuzo Sawada
  • 👤 喜久三 澤田
  • 👤 Kiwa Sugawara
  • 👤 喜和 菅原

Bibliographic Details

Application Number —
Jurisdiction JP
Data Source google_patents
Last Synchronized 2026-11-04 23:06
CPC Classifications
G; G11; G11C; G11C11/00; G11C11/56; G11C11/5621; G11C11/5628; G11C11/5635; G11C11/5642

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag