Layout pattern design standard / verification rule creation support method and system

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【課題】 ルールファイルの作成を容易とする。 【解決手段】 プロセスに対応したレイアウトパターン 設計基準に基づいてレイアウトパターンの検査を行うた めのＤＲＣ（ｄｅｓｉｇｎ ｒｕｌｅ ｃｈｅｃｋ）ル ールを生成するモジュール２０、レイアウトパターンか ら回路素子の接続情報を取り出すＬＶＳ（Ｉａｙｏｕｔ Ｖｅｒｓｕｓ Ｓｃｈｅｍａｔｉｃ）回路抽出ルール ファイルを生成するモジュール２１、レイアウトシンボ ルデータからマスクパターンデータを生成する自動生成 公式を発生するモジュール２３、発生された自動発生公 式ファイルを用いてマスクパターンデータを生成してそ の正否を検証しレイアウトシンボルデータを用いてレイ アウトを構成するレイアウトセルライブラリを生成す る。 (57) [Summary] (Correction) [Problem] To facilitate the creation of rule files. SOLUTION: A module 20 for generating a DRC (design rule check) rule for inspecting a layout pattern based on a layout pattern design standard corresponding to a process, and an LVS (Iayout) for extracting connection information of a circuit element from the layout pattern. Versus Schematic) A module 21 for generating a circuit extraction rule file, a module 23 for generating an automatic generation formula for generating mask pattern data from layout symbol data, and a module for generating mask pattern data by using the generated automatic generation formula file. The correctness is verified, and the layout cell library that forms the layout is generated using the layout symbol data.

Inventors

• 👤 Takeshi Furuyama
• 👤 山 健 古

Bibliographic Details