Resistance measuring circuit
Abstract
Abstract Translated from French Ce circuit comporte un processeur logique (14) associé avec une partie analogique (7, 8, 9, 10, 11, 12 et 13) pour former un convertisseur analogique-numérique simple rampe connecté en entrée par l'intermédiaire d'un atténuateur résistif (5, 6) et d'un multiplexeur (4) soit à une source de tension de polarisation (+V) soit au point de connexion d'une résistance à mesurer (1) et d'une résistance de référence (2) connectées en série aux bornes de la source de tension de polarisation (+V). Le processeur logique est programmé pour évaluer par l'intermédiaire de la partie analogique la tension audit point de connexion et la tension de polarisation, et pour en effectuer le rapport qui est représentatif de la valeur de la résistance à mesurer (1) en fonction de celle de la résistance de référence (2). This circuit includes a logic processor (14) associated with an analog part (7, 8, 9, 10, 11, 12 and 13) to form a single ramp analog-digital converter connected at input via a resistive attenuator (5, 6) and a multiplexer (4) either at a bias voltage source (+ V) or at the connection point of a resistance to be measured (1) and a reference resistor (2) connected in series across the bias voltage source (+ V). The logic processor is programmed to evaluate via the analog part the voltage at said connection point and the bias voltage, and to make the report which is representative of the value of the resistance to be measured (1) as a function of that of the reference resistance (2).
Inventors
- 👤 Pierre Belot
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.